Toshiba melhora o Deep Learning com processador neuromórfico com consumo de energia extremamente baixo
TÓQUIO--(BUSINESS WIRE-DINO - 08 nov, 2016) -
Toshiba Corporation (TOKYO:6502) continua a fortalecer o seu compromisso com a promoção da Internet das Coisas e análise de Big Data com o desenvolvimento da Time Domain Neural Network1 (TDNN) que usa um circuito semicondutor neuromórfico com consumo baixo de energia para executar o processamento de Deep Learning TDNN é composta por um grande número de pequenas unidades de processamento que usam a técnica analógica original da Toshiba, ao contrário dos processadores digitais convencionais. TDNN foi divulgado em 8 de novembro na A-SSCC 2016 (Asian Solid-State Circuits Conference 2016), uma conferência internacional patrocinada pela IEEE sobre a tecnologia de circuitos semicondutores realizada no Japão. Deep Learning exige quantidades enormes de cálculos, geralmente executados em processadores de alto desempenho que consumem muita energia. Entretanto, ao levar o poder da Deep Learning para os dispositivos IoT de ponta como, por exemplo, os sensores e smartphones exigem ICs altamente eficientes do ponto de vista energético que podem executar um grande número de operações exigidas enquanto consomem extremamente pouca energia. Na arquitetura de computadores tipo von Neumann2 , a maioria da energia é consumida para mover os dados dos dispositivos de memória no chip ou fora do chip para a unidade de processamento. O modo mais eficiente para reduzir o movimento de um dado é ter grandes números de unidades de processamento, cada uma delas dedicadas a lidar com somente um dado que está localizado perto. Esses pontos de referência recebem um peso durante a conversão de um sinal de entrada (por exemplo, a imagem de um gato) para um sinal de saída (por exemplo, o reconhecimento da imagem como sendo um gato). Quanto mais próximo o ponto de referência estiver da saída desejada, maior será o peso fornecido a ele. O peso fornece um parâmetro que guia automaticamente o processo de Deep Learning. A mente possui arquitetura similar na qual a força de ligação entre os neurônios (dados de peso) está dentro das sinapses (unidades de processamento). Nesse caso, as sinapses são conexões entre os neurônios e cada uma possui uma força diferente. A força (peso) determina o sinal que passa a conexão Desse modo, uma sinapse executa um tipo de processamento. Essa arquitetura, que pode ser chamada de arquitetura espacial totalmente desenrolada é atraente, mas possui um inconveniente óbvio?replicá-la em um chip exige um número grande de circuitos aritméticos que rapidamente se tornam muito grandes. O TDNN da Toshiba que emprega técnicas de processamento com sinais digitais e analógicos mistos de domínio do tempo (TDAMS3) desenvolvidas em 2013 permitem a miniaturização da unidade de processamento. No TDAMS, as operações aritméticas como, por exemplo, a adição, são realizadas usando-se um tempo de atraso do sinal digital que passa pela porta lógica como um sinal analógico. Usando essa técnica, a unidade de processamento para Deep Learning pode ser composta por somente três portas lógicas e 1 bit de memória com arquitetura espacial totalmente desenrolada. A Toshiba fabricou um chip à prova de conceito que usa célula SRAM (memória de acesso randômico estática) como a memória e que demonstrou reconhecimento de números escritos à mão. O consumo de energia por operação é 20.6 fJ4, que é 1/6 vezes melhor do que o anteriormente relatado na conferência líder anterior5. A Toshiba planeja desenvolver o TDNN como uma memória resistiva de acesso randômico (ReRAM), a fim de melhorar a eficiência de energia e da área. O objetivo é um IC que executa a tecnologia Deep Learning com alto desempenho nos dispositivos de ponta.
Fundada em Tóquio, em 1875, a Toshiba de hoje está no centro de uma rede global de mais de 550 empresas consolidadas, com mais de 188 mil funcionários no mundo todo e vendas anuais que ultrapassam 5,6 trilhões de ienes (US$ 50 bilhões). (A partir de 31 de março de 2016)
Para saber mais sobre a Toshiba, acesse o site www.toshiba.co.jp/index.htm O texto no idioma original deste anúncio é a versão oficial autorizada. As traduções são fornecidas apenas como uma facilidade e devem se referir ao texto no idioma original, que é a única versão do texto que tem efeito legal.
Toshiba Corporation
Storage & Electronic Devices Solutions Company
Koichi Tanaka / Kota Yamaji
Grupo de Relações Públicas e Relações com o Investidor
Divisão de Planejamento de Negócios
Telefone: +81-3-3457-3576
semicon-NR-mailbox@ml.toshiba.co.jp
Fonte: BUSINESS WIRE
Toshiba Corporation (TOKYO:6502) continua a fortalecer o seu compromisso com a promoção da Internet das Coisas e análise de Big Data com o desenvolvimento da Time Domain Neural Network1 (TDNN) que usa um circuito semicondutor neuromórfico com consumo baixo de energia para executar o processamento de Deep Learning TDNN é composta por um grande número de pequenas unidades de processamento que usam a técnica analógica original da Toshiba, ao contrário dos processadores digitais convencionais. TDNN foi divulgado em 8 de novembro na A-SSCC 2016 (Asian Solid-State Circuits Conference 2016), uma conferência internacional patrocinada pela IEEE sobre a tecnologia de circuitos semicondutores realizada no Japão. Deep Learning exige quantidades enormes de cálculos, geralmente executados em processadores de alto desempenho que consumem muita energia. Entretanto, ao levar o poder da Deep Learning para os dispositivos IoT de ponta como, por exemplo, os sensores e smartphones exigem ICs altamente eficientes do ponto de vista energético que podem executar um grande número de operações exigidas enquanto consomem extremamente pouca energia. Na arquitetura de computadores tipo von Neumann2 , a maioria da energia é consumida para mover os dados dos dispositivos de memória no chip ou fora do chip para a unidade de processamento. O modo mais eficiente para reduzir o movimento de um dado é ter grandes números de unidades de processamento, cada uma delas dedicadas a lidar com somente um dado que está localizado perto. Esses pontos de referência recebem um peso durante a conversão de um sinal de entrada (por exemplo, a imagem de um gato) para um sinal de saída (por exemplo, o reconhecimento da imagem como sendo um gato). Quanto mais próximo o ponto de referência estiver da saída desejada, maior será o peso fornecido a ele. O peso fornece um parâmetro que guia automaticamente o processo de Deep Learning. A mente possui arquitetura similar na qual a força de ligação entre os neurônios (dados de peso) está dentro das sinapses (unidades de processamento). Nesse caso, as sinapses são conexões entre os neurônios e cada uma possui uma força diferente. A força (peso) determina o sinal que passa a conexão Desse modo, uma sinapse executa um tipo de processamento. Essa arquitetura, que pode ser chamada de arquitetura espacial totalmente desenrolada é atraente, mas possui um inconveniente óbvio?replicá-la em um chip exige um número grande de circuitos aritméticos que rapidamente se tornam muito grandes. O TDNN da Toshiba que emprega técnicas de processamento com sinais digitais e analógicos mistos de domínio do tempo (TDAMS3) desenvolvidas em 2013 permitem a miniaturização da unidade de processamento. No TDAMS, as operações aritméticas como, por exemplo, a adição, são realizadas usando-se um tempo de atraso do sinal digital que passa pela porta lógica como um sinal analógico. Usando essa técnica, a unidade de processamento para Deep Learning pode ser composta por somente três portas lógicas e 1 bit de memória com arquitetura espacial totalmente desenrolada. A Toshiba fabricou um chip à prova de conceito que usa célula SRAM (memória de acesso randômico estática) como a memória e que demonstrou reconhecimento de números escritos à mão. O consumo de energia por operação é 20.6 fJ4, que é 1/6 vezes melhor do que o anteriormente relatado na conferência líder anterior5. A Toshiba planeja desenvolver o TDNN como uma memória resistiva de acesso randômico (ReRAM), a fim de melhorar a eficiência de energia e da área. O objetivo é um IC que executa a tecnologia Deep Learning com alto desempenho nos dispositivos de ponta.
- TDNN: Rede neural usando técnica de processamento de sinais analógicos e digitais mistos com domínio de tempo
- Tipo Von Neumann: A arquitetura de computação padrão e mais amplamente usada. A arquitetura carrega dados dos dispositivos de memória na unidade de processamento para processamento.
- TDAMS: Técnica de processamento com sinal analógico que usa tempo de atraso de um sinal digital passando por portas lógicas como um sinal analógico. Desenvolvido pela Toshiba. (referência: http://www.toshiba.co.jp/about/press/2013_02/pr2101.htm)
- 20.6fJ: Equivalente ao desempenho de 48,6 trilhões de operações em 1 segundo com consumo de energia de 1 W.
- ISSCC 2016 (International Solid-State Circuits Conference 2016) paper número 24.2
Fundada em Tóquio, em 1875, a Toshiba de hoje está no centro de uma rede global de mais de 550 empresas consolidadas, com mais de 188 mil funcionários no mundo todo e vendas anuais que ultrapassam 5,6 trilhões de ienes (US$ 50 bilhões). (A partir de 31 de março de 2016)
Para saber mais sobre a Toshiba, acesse o site www.toshiba.co.jp/index.htm O texto no idioma original deste anúncio é a versão oficial autorizada. As traduções são fornecidas apenas como uma facilidade e devem se referir ao texto no idioma original, que é a única versão do texto que tem efeito legal.
Ver a versão original em businesswire.com: http://www.businesswire.com/news/home/20161107006736/pt/
Contato:Toshiba Corporation
Storage & Electronic Devices Solutions Company
Koichi Tanaka / Kota Yamaji
Grupo de Relações Públicas e Relações com o Investidor
Divisão de Planejamento de Negócios
Telefone: +81-3-3457-3576
semicon-NR-mailbox@ml.toshiba.co.jp
Fonte: BUSINESS WIRE